基本資料
| 攤位 | L0310 |
| 國別 | TW |
| 網站 | www.EVGroup.com |
公司簡介
EV Group（EVG）是半導體製造設備與製程解決方案的領先供應商，服務範圍包括半導體、MEMS、化合物半導體、功率元件與奈米技術元件。其可支援高量產的產品包括晶圓鍵合、微影與奈米壓印微影、薄晶圓加工與量測設備，以及光阻塗佈機、清洗機與檢測系統，支援半導體前段微縮、3D整合、先進封裝及其他電子與光子應用。EVG 成立於 1980 年，支援全球客戶與合作夥伴網絡，全球員工超過 1700 人，並在美國、日本、韓國、中國、台灣與新加坡設有全資子公司。位於奧地利總部以及北美與亞洲的應用實驗室和無塵室，支援全球研發與生產客戶，從初期開發一路到客戶端最終整合。EVG 的精密機械工程系統可在矽、玻璃與類似基板上製造微晶片及電子、微機械與光學元件，應用產品包括相機感測晶片、位置與動作感測器、麥克風、顯示器、安全氣囊感測器、先進駕駛輔助系統元件，以及用於血液或 DNA 分析的微流體晶片。技術里程碑包括 1985 年具底側顯微鏡的雙面 mask aligner、1990 年將晶圓對位與晶圓鍵合流程分離、1992 年用於 MEMS 量產的生產型晶圓鍵合系統、1999 年 SmartView® face-to-face 晶圓對位技術、2000 年 GEMINI®、2001 年起的暫時晶圓鍵合與解鍵合技術，以及 2007 年用於 300-mm 晶圓的全自動生產型晶圓鍵合系統。後續發展包括 2014 年 10 月的 ComBond®、2015 年 7 月的 HERCULES® NIL、2018 年 12 月的 BONDSCALETM、2020 年 9 月搭載 MLE™ 技術的 LITHOSCALE® 系統，以及用於超薄 chiplet 堆疊與 3D 層堆疊的 IR LayerRelease™ 技術；EVG®880 LayerRelease™ 系統獲得 2024 Best of West award。EVG 依 ISO 14001 運行環境管理系統，2002 年開始導入 ISO 9001 品質管理系統，2004 年首次取得認證，之後透過每年外部稽核持續展延或更新。公司亦表示遵循 Responsible Business Alliance（RBA）Code of Conduct，並落實職業安全衛生、平等、事故預防、設備安全、環境保護及反賄賂與反貪腐等法規要求。
展出產品
EV Group Technologies MLE™ 是 EV Group 開發的無光罩曝光技術，用於從傳統光罩微影轉向數位微影，以因應先進封裝、MEMS、生物醫學與 IC 基板應用的未來後段微影需求。MLE 被描述為全球第一個可高度擴展、面向高量產的無光罩微影技術，透過設計彈性縮短開發週期，並處理開發與生產階段的光罩相關困難與成本。技術旨在支援異質整合與自適應圖案化，以因應 chiplet 設計及其在矽上或封裝上的整合；特定設計與版圖不需對外傳送，因此可維持機密。數位微影方法銜接 R&D 與生產，並可動態處理先進封裝、MEMS、生物醫學與 HDI PCB 市場所需的晶粒級與晶圓級設計。EVG 的 MLE 技術可提供優於 2 µm line/space 的高解析度，並對整個基板表面進行無拼接的無光罩曝光，同時具高產能與低持有成本。系統可依 R&D 快速轉入 HVM、產能最佳化及不同基板尺寸與材料需求擴展，處理範圍從小尺寸矽晶圓或化合物半導體晶圓到面板尺寸。彈性且可擴展的高功率 UV 雷射光源提供多波長曝光選項，並使 MLE 不受光阻種類影響而維持相同圖案化表現。功能包括全解析度無拼接動態光阻圖案化、可程式化數位版圖帶來的設計自由與資料機密性、單一晶粒標註、晶圓級自適應對位補償、對變形或翹曲厚晶圓、玻璃或有機基板的適應能力、智慧且敏捷的數位微影處理，以及免耗材技術。頁面列出的相關系統包括 EVG®620 NT Smart NIL®、EVG®6200 NT SmartNIL®、EVG®720 Automated SmartNIL®、EVG®7200 Automated SmartNIL®、EVG®7200 LA Large-Area SmartNIL®、EVG®770 Step-and-Repeat Nanoimprint Lithography System 與 HERCULES® NIL Fully Integrated SmartNIL® UV-NIL System。
能力與產品項目
- 晶圓鍵合設備
- 薄晶圓製程設備
- 微影與奈米壓印微影設備
- 半導體量測設備
- 光阻塗佈機
- 晶圓清洗設備
- 晶圓檢查系統
- <2 µm L/S 無縫拼接無光罩曝光
- 暫時鍵合與去鍵合
- 共晶鍵合
- 瞬態液相（TLP）鍵合
- 陽極鍵合
- 金屬擴散鍵合
- 混合與熔接鍵合
- Die-to-Wafer 混合／熔接鍵合
- 室溫導電無氧化層共價鍵合
- 超薄 Chiplet LayerRelease 堆疊
- 超薄 3D LayerRelease 堆疊